Casio PV-1000/ASIC pinout: Difference between revisions

From Obscure Wiki
Jump to navigationJump to search
(Created page with " /^\ / \ / \ VCC -- / 1 64 \ ?? ?? ?? ?? / 2 63 \ <- GPI63 Red <- / 3 62 \ <- GPI62 Green <- / 4 61 \ <- GPI61 Blue <- / 5 60 \ <- GPI60 /CSync <- / 6...")
 
(typo)
Line 9: Line 9:
                           Blue <- / 5          60 \ <- GPI60
                           Blue <- / 5          60 \ <- GPI60
                       /CSync <- / 6            59 \ ?? Gnd
                       /CSync <- / 6            59 \ ?? Gnd
                 /Colorburst -> / 7              58 \ ?? ??
                 /Colorburst <- / 7              58 \ ?? ??
                   square$FA -> / 8                57 \ ?? Gnd
                   square$FA <- / 8                57 \ ?? Gnd
                 square$F9 -> / 9                  56 \ ?? Gnd
                 square$F9 <- / 9                  56 \ ?? Gnd
                 square$F8 -- / 10                  55 \ -> GPO55
                 square$F8 <- / 10                  55 \ -> GPO55
                       ?? ?? / 11              ( )    54 \ -> GPO54
                       ?? ?? / 11              ( )    54 \ -> GPO54
                   9MHz -> / 12                      53 \ -> GPO53
                   9MHz -> / 12                      53 \ -> GPO53

Revision as of 03:06, 5 April 2023

                                        /^\
                                       /   \
                                      /     \
                              VCC -- / 1  64 \ ?? ??
                              ?? ?? / 2    63 \ <- GPI63
                            Red <- / 3      62 \ <- GPI62
                         Green <- / 4        61 \ <- GPI61
                         Blue <- / 5          60 \ <- GPI60
                      /CSync <- / 6            59 \ ?? Gnd
                /Colorburst <- / 7              58 \ ?? ??
                 square$FA <- / 8                57 \ ?? Gnd
                square$F9 <- / 9                  56 \ ?? Gnd
               square$F8 <- / 10                   55 \ -> GPO55
                     ?? ?? / 11              ( )    54 \ -> GPO54
                  9MHz -> / 12                       53 \ -> GPO53
               /BUSRQ <- / 13                         52 \ -> GPO52
             /BUSACK -> / 14                          51 / ?? ??
                /WR -> / 15                          50 / ?? ??
               /RD <> / 16                          49 / ?? ??                Orientation:
            /IORQ -> / 17                          48 / -> /RAMCE             |          |
           /MREQ <> / 18                          47 / ?? ??                 .------------.
           /INT <- / 19                          46 / <? /RESET           52-|  NEC JAPAN |-32
             D7 <> \ 20                         45 / <> A0                   | D65010G031 |
              D6 <> \ 21    ( )                44 / <> A1                    |O          O|
               D5 <> \ 22                     43 / <> A2                     |            |
                D4 <> \ 23                   42 / <> A3                   64-|   8337P5   |-20
                 D3 <> \ 24                 41 / <> A4                       '------------'
                  D2 <> \ 25               40 / <> A5                         |          |
                  VCC -- \ 26             39 / <> A6                          1          19
                    ?? ?? \ 27           38 / <> A7
                     D1 <> \ 28         37 / <> A8              Legend:
                      D0 <> \ 29       36 / <> A9               ------------------------------
                      A15 <> \ 30     35 / <> A10               --[chip]-- Power
                       A14 <> \ 31   34 / <> A11                ->[chip]<- Input
                        A13 <> \ 32 33 / <> A12                 <-[chip]-> Output
                                \     /                         <>[chip]<> Bidirectional
                                 \   /                          ??[chip]?? Unknown
                                  \ /
                                   V


By context on the PCB, it is implied that pins 51 and 50 are additional GPOs, but they were cut during rework. Similarly, it is implied that some of pins 59, 57, 56 could be additional GPIs.